據(jù)國(guó)家知識(shí)產(chǎn)權(quán)局，5月6日，華為公布了一項(xiàng)關(guān)于“芯片堆疊封裝結(jié)構(gòu)及其封裝方法、電子設(shè)備”的專利，更進(jìn)一步披露了華為的堆疊芯片技術(shù)，申請(qǐng)公布號(hào)CN114450786A。

　　這項(xiàng)專利早在2019年10月30日就申請(qǐng)了，發(fā)明人是張童龍、張曉東、官勇、王思敏。

　　該專利描述了一種芯片堆疊封裝結(jié)構(gòu)及其封裝方法、電子設(shè)備，涉及電子技術(shù)領(lǐng)域，用于解決如何將多個(gè)副芯片堆疊單元可靠的鍵合在同一主芯片堆疊單元上的問題。

　　芯片堆疊封裝結(jié)構(gòu)包括：

　　1、主芯片堆疊單元(10)，具有位于第一表面上的絕緣且間隔設(shè)置的多個(gè)主管腳(11);

　　2、第一鍵合層(20)，設(shè)置于第一表面上;第一鍵合層(20)包括絕緣且間隔設(shè)置的多個(gè)鍵合組件(21);

　　3、多個(gè)鍵合組件(21)中的每個(gè)包括至少一個(gè)鍵合部(211)，任意兩個(gè)鍵合部(211)絕緣設(shè)置，且任意兩個(gè)鍵合部(211)的橫截面積相同;

　　4、多個(gè)鍵合組件(21)分別與多個(gè)主管腳(11)鍵合;

　　5、多個(gè)副芯片堆疊單元(30)，設(shè)置于第一鍵合層(20)遠(yuǎn)離主芯片堆疊單元(10)一側(cè)的表面;

　　6、副芯片堆疊單元(30)具有絕緣且間隔設(shè)置的多個(gè)微凸點(diǎn)(31);

　　7、多個(gè)微凸點(diǎn)(31)中的每個(gè)與多個(gè)鍵合組件(21)中的一個(gè)鍵合。

　　4月初，華為還公開了一種芯片堆疊封裝及終端設(shè)備專利，申請(qǐng)公布號(hào)為CN114287057A，涉及半導(dǎo)體技術(shù)領(lǐng)域，能夠在保證供電需求的同時(shí)，解決因采用硅通孔技術(shù)而導(dǎo)致的成本高的問題。

　　而在3月底的華為2021年年報(bào)發(fā)布會(huì)上，華為輪值董事長(zhǎng)郭平表示，未來華為可能會(huì)采用多核結(jié)構(gòu)的芯片設(shè)計(jì)方案，以提升芯片性能，同時(shí)，采用面積換性能、用堆疊換性能的方法，使得不那么先進(jìn)的工藝，也能持續(xù)讓華為在未來的產(chǎn)品里面，能夠具有競(jìng)爭(zhēng)力。